隨著高端芯片算力與帶寬需求持續(xù)攀升，Chiplet異構集成、HBM 高帶寬存儲等先進封裝技術進入規(guī)模化落地階段。作為實現(xiàn)芯片間信號互連與走線重分布的核心載體，重布線層（RDL）正沿著多層堆疊、線寬持續(xù)微縮的路徑快速迭代。

當前主流先進封裝制程中，RDL線寬/線距已普遍邁入 2×2μm 的超精細級別，4-5層銅線路疊加透明介質(zhì)層的結構設計成為常態(tài)，也給傳統(tǒng)光學檢測帶來了難以突破的量產(chǎn)瓶頸。

三大痛點掣肘量產(chǎn)良率

多層RDL的檢測需伴隨制程逐層開展，而堆疊式的結構特性與材料特性，讓傳統(tǒng) AOI方案在量產(chǎn)中暴露出多重短板。

1、層間光學串擾難以根除。下層銅線路的輪廓會透過透明介質(zhì)層映射到當前檢測畫面中，形成大量偽缺陷信號，既推高誤檢率，也掩蓋真實缺陷，漏檢風險始終居高不下。

2、透明介質(zhì)成像兼容性不足。RDL制程涉及PR、PSPI、ABF、BCB等多種介質(zhì)材料，不同材料的透光率、折射率差異顯著，單一成像方案難以兼顧，易出現(xiàn)線路邊緣模糊、孔壁暗部丟失細節(jié)等問題，無法還原線路真實形貌。

3、精細制程與量產(chǎn)效率難以平衡。隨著線寬微縮至2μm級，缺陷尺寸同步降至亞微米級，傳統(tǒng)光學分辨率已逼近極限；同時人工復檢模式效率低、成本高，無法匹配規(guī)模化量產(chǎn)的節(jié)拍要求，檢測環(huán)節(jié)逐漸成為封裝良率爬坡的瓶頸。

針對行業(yè)共性痛點，華漢偉業(yè)推出TGV RDL線路AOI檢測設備Zeus HS5000，以穹頂多模態(tài)照明與熒光光致發(fā)光（PL）成像技術為核心，從成像底層邏輯破解多層RDL的層間干擾難題。

讓每一層銅線路“自己發(fā)光”，逐層獨立成像

穹頂光均勻照明系統(tǒng)通過多維度漫射補光，抑制銅面高反光，消除線路拐角、通孔孔壁的陰影盲區(qū)，完整還原線路形貌；配合多模態(tài)混合照明，可同時覆蓋金屬線路與介質(zhì)層的全類型缺陷檢出。

熒光 PL 成像技術則通過特定波長激發(fā)透明介質(zhì)自發(fā)熒光，形成均勻亮背景；銅線路不產(chǎn)生熒光，以暗態(tài)輪廓清晰凸顯。該機制可完全遮蔽下層線路的光學干擾，實現(xiàn)單層獨立成像，從根源降低誤檢與漏檢。

全場景量產(chǎn)適配，打造檢測 - 修復閉環(huán)

· 多規(guī)格兼容：支持 TGV RDL 后玻璃基板、PLP封裝基板，兼容 510mm×515mm 板級及 6/8/12 英寸晶圓級產(chǎn)品。

· 全缺陷覆蓋：可檢出短路、斷路、異物、劃傷、殘膜、線寬線距異常等典型缺陷，檢測精度匹配2×2μm L/S超精細制程。

· 高效量產(chǎn)節(jié)拍：檢測產(chǎn)能達 15WPH；內(nèi)置AI自動缺陷分類（ADC），準確率≥99%，大幅降低人工復檢成本。

· 檢測修復聯(lián)動：可無縫對接線路修復設備，同步缺陷坐標實現(xiàn)“檢測-定位-修復”全流程閉環(huán)，提升基板利用率與良率爬坡效率。

針對 TGV 玻璃基材透明、高反光、微孔高深寬比、精密填銅等行業(yè)共性難題，華漢偉業(yè)自研全系列AOI檢測設備，搭建起覆蓋來料篩查、激光誘導、化學蝕刻、PVD 電鍍金屬化、RDL 重布線全工序的閉環(huán)檢測體系。全線設備憑借納米級檢出能力，精準捕獲細微制程缺陷，高效解決 TGV 量產(chǎn)階段良率管控難題。